すまぐるta-1さんによる土曜の練習走行の写真です。撮影ありがとうございます。
相変わらず伏せが足りないね。あまり伏せると思いっきり首を上を向けること になる。そうすると血行が悪くなるのかボーッとしてしまうのだ。といって下 向いたまま上目だと焦点が合わない。SHOEIだと上方視界がいいらしいけれど、 スペンサーヘルじゃないと...。この手のデザインが好きっぽい。カダローラと か、最近の青山の兄貴のとか、いいなと思う。という割にボールドウィンは あまり好きじゃない。

コースイン前ですね。高揚感を思いだす。


腰開き過ぎな気もする。腰入れるのやめたからか。最近は乗りたいように乗っ てます。思えばこの04シートにも慣れた。90シートから交換した当初は、あま りにも腰を後に引けるので、ストレートからブレーキングに入るところで着座 位置の違いに戸惑っていた。


これは普通くらい。


DRO試作二号機(旋盤用の予定)を作ります。H8/3052はRAM8Kで、一号機はもう既に いっぱいいっぱい。実際はROM上で動かすのだけれど、開発はロムモニタからRAM に乗せて実行するので8Kが限界になってしまう。
ということで、開発用H8環境としてRAMを増設したマシンを作ることにしました。
内蔵ロム有効アドレス空間1MBモードはモード5。これは1エリア128KB。0-3はROMの 512KB、7は内蔵RAMとI/Oポートがあるので、拡張できるのは4,5,6の384KB。 それぞれのエリアのCS4-6はI/OポートPAの4-6。
DRAMを使った場合、RFSHがP8の0になるのでIRQ0が使えなくなる。P8[0-2]はシュミット入力の外部割り込みで、ここにDROのクロック信号をつなげているので、ちょっと辛い。SRAMかな。
実はRAMについて恥かしながらまったく知らなかった。アドレスラインそのまま と、バス幅のデータライン、メモリのON/OFFのCS(チップセレクト)、書き込み するWE(ライトイネーブル)、読み込むOE(アウトプットイネーブル)でなんとか するのね。OE、WEまとめてR/WでCSでバス切り離しでいいのでは...。と、今日 一日中延々とそれじゃだめな理由を考えてたのだけど、わからなかった(今日買っ た本には理由が書いてあったけれど(OE,WEを独立させることでI/Oバス上のデータが他と競合するのを避ける)、それはCSで切り離せることができるのでは...
まぁいいや。なんか初歩的な勘違いをしてるんでしょう。
相変わらず伏せが足りないね。あまり伏せると思いっきり首を上を向けること になる。そうすると血行が悪くなるのかボーッとしてしまうのだ。といって下 向いたまま上目だと焦点が合わない。SHOEIだと上方視界がいいらしいけれど、 スペンサーヘルじゃないと...。この手のデザインが好きっぽい。カダローラと か、最近の青山の兄貴のとか、いいなと思う。という割にボールドウィンは あまり好きじゃない。

コースイン前ですね。高揚感を思いだす。


腰開き過ぎな気もする。腰入れるのやめたからか。最近は乗りたいように乗っ てます。思えばこの04シートにも慣れた。90シートから交換した当初は、あま りにも腰を後に引けるので、ストレートからブレーキングに入るところで着座 位置の違いに戸惑っていた。


これは普通くらい。


DRO試作二号機(旋盤用の予定)を作ります。H8/3052はRAM8Kで、一号機はもう既に いっぱいいっぱい。実際はROM上で動かすのだけれど、開発はロムモニタからRAM に乗せて実行するので8Kが限界になってしまう。
ということで、開発用H8環境としてRAMを増設したマシンを作ることにしました。
内蔵ロム有効アドレス空間1MBモードはモード5。これは1エリア128KB。0-3はROMの 512KB、7は内蔵RAMとI/Oポートがあるので、拡張できるのは4,5,6の384KB。 それぞれのエリアのCS4-6はI/OポートPAの4-6。
DRAMを使った場合、RFSHがP8の0になるのでIRQ0が使えなくなる。P8[0-2]はシュミット入力の外部割り込みで、ここにDROのクロック信号をつなげているので、ちょっと辛い。SRAMかな。
P8->DDR = ~0x7; // Clock signal : 0-2(IN) PA->DDR = 0x38; // Data signal :0-2(IN), Caliper power :3-5(OUT) PB->DDR = 0xff; // Caliper command. (clock/data): 0-5(OUT)モード6にすれば内蔵ロム有効アドレス空間16MBで、1エリア2MBになる。これなら 2MBまでならCSが一個で済む。
CS0 P8-4 CS1 P8-3 CS2 P8-2 DRO2 clk CS3 P8-1 DRO1 clk (RFSH) P8-0 DRO0 clk CS4 PA-6 Caliper cmd CS5 PA-5 Caliper cmd CS6 PA-4CS0は内蔵ロムと重なってしまう。とり得る選択はCS4,CS1か。CS1かな。
実はRAMについて恥かしながらまったく知らなかった。アドレスラインそのまま と、バス幅のデータライン、メモリのON/OFFのCS(チップセレクト)、書き込み するWE(ライトイネーブル)、読み込むOE(アウトプットイネーブル)でなんとか するのね。OE、WEまとめてR/WでCSでバス切り離しでいいのでは...。と、今日 一日中延々とそれじゃだめな理由を考えてたのだけど、わからなかった(今日買っ た本には理由が書いてあったけれど(OE,WEを独立させることでI/Oバス上のデータが他と競合するのを避ける)、それはCSで切り離せることができるのでは...
まぁいいや。なんか初歩的な勘違いをしてるんでしょう。
